Wishbone (компьютерный автобус) - Wishbone (computer bus)

Wishbone
СделаноКорпорация Silicore
Ширина в битах8, 16, 32, 64
СтильПараллельный
Интерфейс горячего подключенияНет (на шине микросхемы)
Внешний интерфейсНет
Интерфейсы Master и Slave Wishbone.

В Wishbone автобус является оборудование с открытым исходным кодом компьютерный автобус предназначен для того, чтобы позволить частям Интегральная схема общаться друг с другом. Цель состоит в том, чтобы разрешить подключение различных ядра друг к другу внутри микросхемы. В Wishbone автобус используется во многих дизайнах в OpenCores проект.

Wishbone задуман как «логическая шина». Он не определяет электрическую информацию или топологию шины. Вместо этого спецификация написана в терминах «сигналов», тактов, а также высоких и низких уровней.

Эта двусмысленность преднамеренная. Wishbone позволяет дизайнерам комбинировать несколько дизайнов, написанных на Verilog, VHDL или какой-либо другой язык логического описания для автоматизация проектирования электроники (EDA). Wishbone предоставляет дизайнерам стандартный способ комбинировать эти аппаратная логика конструкции (называемые «ядрами»). Wishbone имеет 8, 16, 32 и 64-битные шины. Все сигналы синхронны с одним часом, но должны быть сгенерированы некоторые ведомые ответы. комбинаторно для максимальной производительности. Wishbone позволяет добавлять «шину тегов» для описания данных. Но сброс, простые адресные операции чтения и записи, перемещение блоков данных и неделимые циклы шины - все это работает без тегов.

Wishbone - это Открытый исходный код, который позволяет инженерам и любителям делиться общедоступными проектами аппаратной логики в Интернете. Чтобы предотвратить вытеснение своих технологий агрессивным патентованием, спецификация Wishbone включает примеры предшествующий уровень техники, чтобы доказать, что его концепции находятся в открытом доступе.

Устройство не соответствовать спецификации Wishbone, если она не включает техническая спецификация в котором описывается, что он делает, ширину шины, использование и т. д. Для поощрения повторного использования дизайна требуется лист данных. Создание многоразового использования дизайна, в свою очередь, упрощает обмен с другими.

В Простая архитектура автобуса это упрощенная версия спецификации Wishbone.[1]

Топологии Wishbone

Wishbone хорошо адаптируется к распространенным топологиям, таким как точка-точка, многие-ко-многим (т. Е. Классическая шинная система), иерархической или даже коммутируемой сети, такой как поперечные переключатели. В более экзотических топологиях Wishbone требует контроллера шины или арбитра, но устройства по-прежнему поддерживают тот же интерфейс.

Общий автобус

Wishbone shared bus.jpg

Поток данных

Wishbone pipeline.jpg

Поперечный переключатель

Поперечная планка Wishbone.jpg

Сравнения

Сигналы управления Wishbone по сравнению с другими стандартами шины SOC:

Wishbone => Авалон
WishboneАвтобус АвалонОписание
цикл=! write_n или! read_nуказывает на то, что выполняется допустимый цикл шины
stb= выбор микросхемыуказывает допустимый цикл передачи данных
мы=! write_n и read_nуказывает, является ли текущий цикл локальной шины циклом READ или WRITE. Сигнал отменяется во время циклов READ и устанавливается во время циклов WRITE.
подтверждать=! waitrequestуказывает на завершение нормального цикла шины ведомым устройством.
Авалон => Wishbone
Автобус АвалонWishboneОписание
chipselect= stbуказывает, что выбрано ведомое устройство.
write_n=! (cyc и мы)указал, что мастер запрашивает запись на ведомое устройство.
read_n=! (cyc и! мы)указывает, что мастер запрашивает чтение с ведомого устройства.
waitrequest=! ackуказывает, что ведомое устройство запрашивает ожидание ведущего.

Смотрите также

Рекомендации

  1. ^ «О SBA»

внешняя ссылка