Гипертранспорт - HyperTransport

Не путать с Hyper Threading, который также иногда сокращается до «HT».
Логотип Консорциума HyperTransport

Гипертранспорт (HT), ранее известный как Передача данных молнии (LDT), представляет собой технологию взаимосвязи компьютерных процессоров. Это двунаправленный последовательный / параллельный высокоскоростной, низкая задержка точка-точка который был введен 2 апреля 2001 года.[1] В Консорциум HyperTransport отвечает за продвижение и развитие технологии HyperTransport.

HyperTransport более известен как системная шина архитектура AMD центральные процессоры (CPU) от Athlon 64 через AMD FX и связанные Nvidia nForce материнская плата чипсеты. HyperTransport также использовался IBM и яблоко для Power Mac G5 машин, а также ряд современных MIPS системы.

Текущая спецификация HTX 3.1 осталась конкурентоспособной для высокоскоростных 2014 г. (2666 и 3200MT / с или около 10,4 ГБ / с и 12,8 ГБ / с) DDR4 RAM и медленнее (около 1 ГБ / с [1] похож на high end SSD-накопители PCIe ULLtraDIMM flash RAM) технология[требуется разъяснение ]- более широкий диапазон скоростей ОЗУ на общей шине ЦП, чем любой Intel фронтальный автобус. Технологии Intel требуют, чтобы каждый диапазон скоростей ОЗУ имел свой собственный интерфейс, что приводит к более сложной компоновке материнской платы, но с меньшим количеством узких мест. HTX 3.1 со скоростью 26 ГБ / с может служить единой шиной для целых четырех модулей памяти DDR4, работающих на самых быстрых из предложенных скоростей. Помимо этого, для оперативной памяти DDR4 может потребоваться две или более шины HTX 3.1, что снижает ее ценность как унифицированного транспорта.

Обзор

Ссылки и ставки

HyperTransport выпускается в четырех версиях: 1.x, 2.0, 3.0 и 3.1, начиная с 200МГц до 3,2 ГГц. Это также DDR или "двойная скорость передачи данных ", то есть отправляет данные как по нарастающему, так и по спадающему фронту тактовый сигнал. Это обеспечивает максимальную скорость передачи данных 6400 МТ / с при работе на частоте 3,2 ГГц. В современных вычислениях рабочая частота автоматически согласовывается с набором микросхем материнской платы (северный мост).

HyperTransport поддерживает ширину битов с автосогласованием от 2 до 32 бит на ссылку; на шину HyperTransport приходится два однонаправленных канала. С появлением версии 3.1 использование полной 32-битный каналов и с использованием полной рабочей частоты спецификации HyperTransport 3.1, теоретическая скорость передачи составляет 25,6ГБ / с (3,2 ГГц × 2 передачи за тактовый цикл × 32 бита на канал) в каждом направлении, или совокупная пропускная способность 51,2 ГБ / с, что делает его быстрее, чем большинство существующих стандартов шины для рабочих станций ПК и серверов, а также делает его быстрее, чем большинство шин стандарты для высокопроизводительных вычислений и сетей.

Связи различной ширины можно смешивать в одной конфигурации системы как в одной 16 бит ссылка на другой процессор и один 8 бит связь с периферийным устройством, что обеспечивает более широкое соединение между Процессоры, и межсоединение с меньшей пропускной способностью периферийные устройства по мере необходимости. Он также поддерживает разделение ссылок, когда одна 16-битная ссылка может быть разделена на две 8-битные ссылки. Эта технология также обычно имеет меньшую задержку, чем другие решения, из-за меньших накладных расходов.

Электрически HyperTransport похож на низковольтная дифференциальная сигнализация (LVDS) с напряжением 1,2 В.[2] В HyperTransport 2.0 добавлен передатчик пост-курсора ослабление. В HyperTransport 3.0 добавлены скремблирование и фазовая синхронизация приемника, а также опциональная функция уменьшения усиления предшественника передатчика.

Пакетно-ориентированный

HyperTransport - это пакет на основе, где каждый пакет состоит из набора 32-битный слова, независимо от физической ширины ссылки. Первое слово в пакете всегда содержит командное поле. Многие пакеты содержат 40-битный адрес. Если требуется 64-битная адресация, добавляется дополнительный 32-битный пакет управления. Полезные данные отправляются после пакета управления. Передачи всегда дополняются до кратного 32 битам, независимо от их фактической длины.

Пакеты HyperTransport входят в межсоединение сегментами, известными как битовое время. Количество требуемых битов зависит от ширины ссылки. HyperTransport также поддерживает обмен сообщениями управления системой, сигнализацию прерываний, отправку зондов на соседние устройства или процессоры, Ввод / вывод транзакции и транзакции с общими данными. Поддерживаются два типа команд записи: опубликованные и неопубликованные. Отправленные записи не требуют ответа от адресата. Обычно это используется для устройств с высокой пропускной способностью, таких как единый доступ к памяти трафик или прямой доступ к памяти переводы. Неопубликованная запись требует ответа от получателя в виде ответа «цель выполнена». Чтения также требуют ответа, содержащего прочитанные данные. HyperTransport поддерживает модель заказа потребителя / производителя PCI.

Управляемый мощностью

HyperTransport также упрощает управление энергопотреблением поскольку это соответствует Расширенная конфигурация и интерфейс питания Технические характеристики. Это означает, что изменения в состояниях сна процессора (состояния C) могут сигнализировать об изменениях состояний устройства (состояния D), например выключение дисков при переходе процессора в спящий режим. HyperTransport 3.0 добавил дополнительные возможности, позволяющие контроллеру централизованного управления питанием реализовывать политики управления питанием.

Приложения

Замена передней шины

Основное использование HyperTransport заключается в замене определяемого Intel фронтальный автобус, который отличается для каждого типа процессора Intel. Например, Pentium не может быть подключен к PCI Express шина напрямую, но сначала необходимо пройти через адаптер для расширения системы. Собственная передняя шина должна подключаться через адаптеры для различных стандартных шин, например AGP или PCI Express. Обычно они включены в соответствующие функции контроллера, а именно: Северный мост и южный мост.

Напротив, HyperTransport - это открытая спецификация, опубликованная консорциумом, состоящим из нескольких компаний. Один чип адаптера HyperTransport будет работать с широким спектром микропроцессоров с поддержкой HyperTransport.

AMD использовал HyperTransport для замены фронтальный автобус в их Opteron, Athlon 64, Athlon II, Sempron 64, Турион 64, Феном, Феном II и FX семейства микропроцессоров.

Многопроцессорное соединение

Еще одно применение HyperTransport - это межсоединение для NUMA мультипроцессор компьютеры. AMD использует HyperTransport с собственной согласованность кеша расширение как часть их архитектуры Direct Connect в их Opteron и Athlon 64 FX (Архитектура Dual Socket Direct Connect (DSDC) ) линейка процессоров. В HORUS межсоединение из Newisys распространяет эту концепцию на более крупные кластеры. Устройство Aqua от 3Leaf Systems виртуализирует и соединяет ЦП, память и ввод-вывод.

Замена маршрутизатора или коммутатора шины

HyperTransport также можно использовать как автобус в маршрутизаторы и переключатели. Маршрутизаторы и коммутаторы имеют несколько сетевых интерфейсов и должны передавать данные между этими портами как можно быстрее. Например, четырехпортовый, 1000Мбит / с Ethernet маршрутизатору требуется максимальная внутренняя пропускная способность 8000 Мбит / с (1000 Мбит / с × 4 порта × 2 направления) - HyperTransport значительно превышает пропускную способность, необходимую для этого приложения. Однако для маршрутизатора 10 Гбайт с портом 4 + 1 потребуется 100 Гбит / с внутренней полосы пропускания. Добавьте к этому антенны 802.11ac 8, и стандарт WiGig 60 ГГц (802.11ad), и HyperTransport станет более осуществимым (от 20 до 24 полос, используемых для необходимой полосы пропускания).

Соединение сопроцессора

Проблема задержки и пропускной способности между процессорами и сопроцессорами обычно была основным камнем преткновения на пути их практической реализации. Сопроцессоры, такие как ПЛИС появились, которые могут получить доступ к шине HyperTransport и интегрироваться в материнскую плату. ПЛИС текущего поколения от обоих основных производителей (Альтера и Xilinx ) напрямую поддерживают интерфейс HyperTransport и имеют IP ядра имеется в наличии. Такие компании, как XtremeData, Inc. и DRC, берут эти ПЛИС (Xilinx в случае DRC) и создают модуль, который позволяет ПЛИС подключаться непосредственно к сокету Opteron.

AMD начала инициативу под названием Торренца 21 сентября 2006 г. для дальнейшего продвижения использования HyperTransport для подключаемых карт и сопроцессоры. Эта инициатива открыла их "Socket F" для дополнительных плат, таких как XtremeData и DRC.

Разъем для дополнительной карты (HTX и HTX3)

Разъемы сверху вниз: HTX, PCI-Express для райзер-карты, PCI-Express

Консорциум HyperTransport выпустил спецификацию соединителя, которая позволяет периферийному устройству на базе слотов иметь прямое соединение с микропроцессором с помощью интерфейса HyperTransport. Он известен как ЧАСyperТransport eИкспансион (HTX). Использование перевернутого экземпляра того же механического разъема в качестве 16-полосного PCI-Express слот (плюс разъем x1 для контактов питания) HTX позволяет разрабатывать съемные карты, поддерживающие прямой доступ к ЦП и DMA к системе баран. Первоначальной картой для этого слота была QLogic InfiniPath InfiniBand HCA. IBM и HP, среди прочего, выпустили системы, совместимые с HTX.

Исходный стандарт HTX ограничен 16 битами и 800 МГц.[3]

В августе 2008 года Консорциум HyperTransport выпустил HTX3, который увеличивает тактовую частоту HTX до 2,6 ГГц (5,2 GT / s, 10,7 GTi, реальная скорость передачи данных 5,2 ГГц, скорость редактирования 3 MT / s) и сохраняет обратную совместимость.[4]

Тестирование

Тестовый разъем "DUT"[5] определено для обеспечения возможности соединения стандартизированной системы функционального тестирования.

Infinity Fabric

Infinity Fabric (IF) - это расширенный набор HyperTransport, объявленный AMD в 2016 году в качестве межсоединения для своих графических процессоров и процессоров. Его также можно использовать в качестве межчипового соединения для связи между процессорами и графическими процессорами (для Гетерогенная системная архитектура ), расположение, известное как Бесконечная архитектура.[6][7][8] Компания заявила, что Infinity Fabric будет масштабироваться с 30 ГБ / с до 512 ГБ / с и будет использоваться в Дзен на базе процессоров и Вега Графические процессоры, которые впоследствии были выпущены в 2017 году.

Межсоединения данных «SDF» работают на той же частоте, что и тактовая частота памяти DRAM (MEMCLK), решение принято для устранения задержки, вызванной разной тактовой частотой. В результате использование более быстрого модуля ОЗУ ускоряет работу всей шины. Каналы имеют ширину 32 бита, как и в HT, но за цикл выполняется 8 передач (128-битные пакеты) по сравнению с исходными 2. Для повышения энергоэффективности внесены изменения в электрическую схему.[9]

Реализации

Частотные характеристики

Гипертранспорт
версия		ГодМаксимум. Частота HTМаксимум. ширина ссылкиМаксимум. совокупная пропускная способность (ГБ / с)
двунаправленный16-битный однонаправленный32-битный однонаправленный *
1.02001800 МГц32-битный12.83.26.4
1.12002800 МГц32-битный12.83.26.4
2.020041,4 ГГц32-битный22.45.611.2
3.020062,6 ГГц32-битный41.610.420.8
3.120083,2 ГГц32-битный51.212.825.6

* Драм Athlon 64, Athlon 64 FX, Athlon 64 X2, Athlon X2, Athlon II, Феном, Феном II, Семпрон, Турион series и более поздние версии используют одну 16-битную ссылку HyperTransport. AMD Athlon 64 FX (1207 ), Opteron используйте до трех 16-битных ссылок HyperTransport. Общие тактовые частоты для этих каналов процессора составляют от 800 МГц до 1 ГГц (старые однопроцессорные системы и системы с несколькими разъемами на каналах 754/939/940) и от 1,6 ГГц до 2,0 ГГц (более новые системы с одним разъемом на каналах AM2 + / AM3 - большинство новых процессоров используют 2.0. ГГц). Хотя сам HyperTransport поддерживает связи с 32-битной шириной, эта ширина в настоящее время не используется никакими процессорами AMD. Некоторые чипсеты даже не используют 16-битную ширину, используемую процессорами. К ним относятся Nvidia nForce3 150, nForce3 Pro 150 и ULi M1689 - который использует 16-битный нисходящий канал HyperTransport, но ограничивает восходящий канал HyperTransport до 8 бит.

Имя

Существовала некоторая маркетинговая путаница между использованием HT ссылаясь на ЧАСyperТтранспортировка и более позднее использование HT ссылаясь на Intel с Hyper Threading функция на некоторых Pentium 4 -на основе и более новые Нехалем и Уэстмир Intel Core микропроцессоры. Hyper-Threading официально известен как ЧАСyper-Тхрединг Ттехнология (HTT) или же Технология HT. Из-за возможности возникновения путаницы Консорциум HyperTransport всегда использует выписанную форму: «HyperTransport».

Смотрите также

Рекомендации

  1. ^ «API NetWorks ускоряет использование технологии HyperTransport с выпуском первого в отрасли микросхемы моста между технологией HyperTransport и PCI» (Пресс-релиз). Консорциум HyperTransport. 2001-04-02. Архивировано из оригинал на 2006-10-10.
  2. ^ Обзор (PDF), Hyper Transport, заархивировано из оригинал (PDF ) на 2011-07-16.
  3. ^ Эмберсон, Дэвид; Холден, Брайан (12 декабря 2007 г.). «Спецификация HTX» (PDF): 4. Архивировано из оригинал (PDF) на 2012-03-08. Получено 2008-01-30. Цитировать журнал требует | журнал = (помощь)
  4. ^ Эмберсон, Дэвид (25.06.2008). «Спецификация HTX3» (PDF): 4. Архивировано из оригинал (PDF) на 2012-03-08. Получено 2008-08-17. Цитировать журнал требует | журнал = (помощь)
  5. ^ Холден, Брайан; Мешке, Майкл «Майк»; Абу-Лебдех, Зиад; Д’Орфани, Ренато. «Коннектор DUT и тестовая среда для HyperTransport» (PDF). Архивировано из оригинал (PDF) на 2006-09-03. Цитировать журнал требует | журнал = (помощь)
  6. ^ AMD. «AMD_presentation_EPYC». Архивировано из оригинал на 2017-08-21. Получено 24 мая 2017.
  7. ^ Мерритт, Рик (13 декабря 2016 г.). «AMD Clocks Ryzen на 3,4 ГГц +». EE Times. Архивировано из оригинал 8 августа 2019 г.. Получено 17 января 2017.
  8. ^ Март 2020, Пол Алкорн 03. «Подробное описание структуры AMD CPU-to-GPU Infinity». Оборудование Тома.
  9. ^ «Infinity Fabric (IF) - AMD». WikiChip.
  10. ^ Стив Джобс, Apple (25 июня 2003 г.). "Основной доклад WWDC 2003". YouTube. Получено 2009-10-16.

внешняя ссылка