Недогрузка цепи - Circuit underutilization

Не путать с Минимизация схемы для булевых функций, что является логической оптимизацией, а не физической.

Недогрузка цепи также недоиспользование чипа, программируемое недоиспользование схемы, недоиспользование ворот, недогрузка логического блока относится к физической неполной полезности кремний полупроводникового качества на стандартизированной серийной программируемый чип, такой как массив ворот тип ASIC, FPGA, или CPLD.

Массив ворот

На примере массив ворот, которые могут иметь размеры от 5 000 до 10 000 вентилей, для использования чипа на 10 000 вентилей потребуется конструкция, в которой используется даже 5 001 вентиль. Эта неэффективность приводит к недоиспользованию кремния.[1]

FPGA

Благодаря конструктивным элементам программируемой вентильной матрицы в логические блоки простые конструкции, в которых недостаточно используется один блок, страдают от недостаточного использования затворов, как и конструкции, которые переполняются на несколько блоков, например, конструкции с широкими затворами.[2] Кроме того, очень общий архитектура ПЛИС приводит к высокой неэффективности; мультиплексоры занимают кремниевую недвижимость для программируемого выбора, и множество шлепки уменьшить установить и удерживать раз, даже если дизайн их не требует,[1] в результате плотность в 40 раз меньше, чем у стандартная ячейка ASIC.

Смотрите также

Рекомендации

  1. ^ а б «Chip Design» Смерть структурированной ASIC, Боб Зейдман, президент Zeidman Technologies ». chipdesignmag.com. Получено 2018-10-07.
  2. ^ Жилич, Желько; Лемье, Гай; Нелюбимый, Кельвин; Браун, Стивен; Вранешич, Звонко (июнь 1995 г.). Проектирование для обеспечения высокой скорости работы в CPLD и FPGA. Материалы Третьего канадского семинара по ПЛИС. CiteSeerX  10.1.1.52.3689.