Многопороговая CMOS - Multi-threshold CMOS

Многопороговая CMOS (MTCMOS) является разновидностью CMOS чип технология, которая транзисторы с несколькими пороговые напряжения (Vth) для оптимизации задержки или мощности. Vth из МОП-транзистор напряжение затвора, где инверсионный слой образуется на границе раздела изолирующего слоя (оксида) и подложки (тела) транзистора. Низкий Vth устройства переключаются быстрее и поэтому полезны на путях критической задержки, чтобы минимизировать тактовые периоды[требуется разъяснение ]. Штраф - это низкий Vth устройства имеют значительно более высокую статическую мощность утечки. Высокий Vth устройства используются на некритических путях для снижения статической мощности утечки без потери задержки. Типичный высокий Vth устройства уменьшают статическую утечку в 10 раз по сравнению с низким Vth устройств.[1]

Один из способов создания устройств с несколькими пороговыми напряжениями - это приложение разных напряжений смещения (Vb) к базовому или большому выводу транзисторов. Другие методы включают настройку оксид ворот толщина, оксид затвора диэлектрик постоянная (тип материала), или присадка концентрация в области канала под оксидом затвора.

Обычный метод изготовления многопороговых КМОП включает простое добавление дополнительных фотолитография и ионная имплантация шаги.[2] Для данного процесса изготовления Vth регулируется путем изменения концентрации атомов легирующей примеси в области канала под оксидом затвора. Обычно концентрация регулируется ионная имплантация метод. Например, фотолитография Эти методы применяются для покрытия фоторезистом всех устройств, кроме p-MOSFET. Затем ионная имплантация завершается, ионы выбранного типа легирующей добавки проникают через оксид затвора в области, где нет фоторезиста. Затем фоторезист снимается. Методы фотолитографии снова применяются для покрытия всех устройств, кроме n-MOSFET. Затем выполняется еще одна имплантация с использованием другого типа легирующей добавки, когда ионы проникают через оксид затвора. Фоторезист снят. В какой-то момент во время последующего процесса изготовления имплантированные ионы активируются отжигом при повышенной температуре.

В принципе, можно изготовить любое количество транзисторов порогового напряжения. Для КМОП с двумя пороговыми напряжениями требуется один дополнительный этап фотошаблона и имплантации для каждого из p-MOSFET и n-MOSFET. Для изготовления нормального, низкого и высокого напряжения Vth CMOS, требуется четыре дополнительных шага по сравнению с обычным одиночным Vth CMOS.

Выполнение

Наиболее распространенная реализация MTCMOS для сокращения мощность использует транзисторы сна. Логика обеспечивается виртуальным шина питания. Низкий Vth устройства используются в логике, где важна быстрая скорость переключения. Высокий Vth устройства, соединяющие шины питания и виртуальные шины питания, включены в активном режиме, выключены в спящий режим. Высокий Vth устройства используются в качестве транзисторов сна для уменьшения мощности статической утечки.

Конструкция власти выключатель который включает и выключает источник питания к логические ворота необходим для низковольтных, высокоскоростных схема такие методы, как MTCMOS. На скорость, площадь и мощность логической схемы влияют характеристики переключателя питания.

При «крупнозернистом» подходе высокий Vth транзисторы сна блокируют питание целых логических блоков.[3] В активном режиме сигнал спящего режима отменяется, в результате чего транзистор включается и обеспечивает виртуальное питание (землю) для низкого напряжения Vth логика. Сигнал сна подается во время спящий режим, в результате чего транзистор выключится и отключит питание (землю) от низкого Vth логика. Недостатки этого подхода:

  • логические блоки должны быть разделены, чтобы определить, когда блок может быть безопасно выключен (включен)
  • транзисторы спящего режима имеют большие размеры и должны быть тщательно подобраны, чтобы обеспечивать ток, необходимый для блока схемы
  • необходимо добавить всегда активную (никогда в спящем режиме) схему управления питанием

В «мелкозернистом» подходе высокий Vth транзисторы сна встроены в каждый затвор. Низкий Vth транзисторы используются для подтягивающих и понижающих цепей, а высокий Vth Транзистор используется для блокировки тока утечки между двумя цепями. Такой подход устраняет проблемы разделения логических блоков и определения размеров транзисторов ожидания. Однако добавляется большое количество накладных расходов из-за включения дополнительных транзисторов в каждый Булево ворот, а также в создании дерева распределения сигнала сна.

Промежуточный подход - включить высокий Vth транзисторы сна в пороговые вентили, имеющие более сложную функцию. Поскольку для реализации любой произвольной функции требуется меньшее количество таких пороговых вентилей по сравнению с логическими вентилями, включение MTCMOS в каждый вентиль требует меньших накладных расходов на площадь. Примеры пороговых вентилей, имеющих более сложную функцию, можно найти с помощью логики нулевого соглашения.[4] и логика соглашения о сне.[5] Для реализации MTCMOS без сбоев или других проблем требуется некоторое искусство.

Рекомендации

  1. ^ Анис, М .; Арейби; Махмуд; Элмасри (2002). «Снижение динамической мощности и мощности утечки в схемах MTCMOS». Конференция по автоматизации проектирования, 2002 г.. Ход работы. 39-й: 480–485. ISBN  1-58113-461-4.
  2. ^ Оклобджия, Вожин Г. (1997). Цифровой дизайн и изготовление. CRC-Press. С. 12–18. ISBN  978-0-8493-8602-2.
  3. ^ Смит, Скотт и Ди, Джиа (2009). Проектирование асинхронных схем с использованием логики соглашения NULL (NCL). Издатели Morgan & Claypool. С. 61–73. ISBN  978-1-59829-981-6.
  4. ^ Фант, Карл (2005). Логически детерминированный дизайн: бесшумный дизайн системы с условной логикой NULL. Джон Уайли и сыновья. ISBN  978-0-471-68478-7.
  5. ^ Смит, Скотт и Ди, Джиа. «США 7 977 972». Получено 2011-12-12.