Проектирование и проверка на уровне электронной системы - Electronic system-level design and verification

Проектирование и проверка уровня электронной системы (ESL) - это методология электронного проектирования, ориентированная на проблемы более высокого уровня абстракции. Период, термин Электронная система уровня или же ESL Дизайн был впервые определен Gartner Dataquest, аналитическая компания EDA, 1 февраля 2001 г.[1] Это определено в Дизайн и проверка ESL [2] как: «использование соответствующих абстракций для лучшего понимания системы и повышения вероятности успешной реализации функциональности рентабельным способом».

Основная предпосылка - смоделировать поведение всей системы с помощью языка высокого уровня, такого как C, C ++, или с помощью графических средств проектирования, основанных на модели. Появляются новые языки, которые позволяют создавать модели на более высоком уровне абстракции, включая языки проектирования систем общего назначения, такие как SysML а также те, которые относятся к архитектуре встроенных систем, например SMDL и SSDL. Быстрое и поэтапное внедрение системы можно автоматизировать с помощью EDA инструменты, такие как синтез высокого уровня и встроенное программное обеспечение инструменты, хотя большая часть из них сегодня выполняется вручную. ESL также можно выполнить с помощью SystemC как абстрактный язык моделирования.

ESL - это устоявшийся подход во многих ведущих мировых Система на кристалле (SoC), и все чаще используется в Системный дизайн.[3] С момента своего возникновения как алгоритм моделирование методологии без связи с реализацией, ESL превращается в набор дополнительных методологий, которые позволяют проектировать встроенные системы, верификацию и отладка через аппаратное обеспечение и программного обеспечения реализация индивидуального SoC, система-на-FPGA, встроенная система и целые многоплатные системы.

Дизайн и проверка - две отдельные дисциплины в рамках этой методологии. Некоторые практики заключаются в разделении двух элементов, в то время как другие выступают за более тесную интеграцию между проектированием и верификацией.[4]

Дизайн

Будь то ESL или другие системы, проектирование относится к «параллельному проектированию аппаратных и программных частей электронного продукта».[5]

Инструменты

Существуют различные типы инструментов EDA, используемых для разработки ESL. Ключевым компонентом является виртуальная платформа, которая по сути является симулятором. Виртуальная платформа обычно поддерживает Моделирование на уровне транзакции (TLM), где операции одного компонента над другим моделируются с помощью простого вызова метода между объектами, моделирующими каждый компонент. Эта абстракция значительно ускоряет моделирование с точностью до цикла, поскольку тысячи событий сетевого уровня в реальной системе могут быть представлены простой передачей указателя, например для моделирования того, что пакет Ethernet был получен, часто используется SystemC.

Другие инструменты поддерживают импорт и экспорт или взаимодействие с компонентами, смоделированными на других уровнях абстракции. Например, компонент RTL можно преобразовать в SystemC модель с использованием VtoC[6] или Verilator. И Синтез высокого уровня может использоваться для преобразования C-моделей компонента в реализацию RTL.

Проверка

При проектировании и проверке ESL верификационное тестирование используется для подтверждения целостности конструкции системы или устройства. Могут применяться многочисленные методы проверки; Эти методы испытаний обычно модифицируются или настраиваются, чтобы лучше приспособиться к тестируемой системе или устройству. Общие методы проверки ESL включают, но не ограничиваются:[7]

  • Модульная архитектура
  • Ограниченная генерация случайных стимулов
  • Внедрение ошибок
  • Полные среды моделирования

Проверка часто предоставляется разработчиком системы / устройства, но во многих случаях требуется дополнительная независимая проверка.

Проблемы и критика

Были высказаны некоторые критические замечания по поводу дизайна и проверки ESL. К ним относятся слишком большое внимание к языкам на основе C и проблемы с представлением параллельных процессов.[8] Также можно утверждать, что проектирование и проверка ESL - это подмножество верификация и валидация.

Смотрите также

Рекомендации

  1. ^ Информация и результаты по теме «Проектирование на системном уровне» заслуживают внимательного изучения: сложность сегодняшних проектов требует системного уровня. Однако разработка инструментов EDA отстает от потребностей компаний, производящих полупроводники и системы, и инструменты EDA должны обеспечивать поддержку. (Cover Story) '| AccessMyLibrary - Содействие защите интересов библиотек. AccessMyLibrary. Проверено 10 августа 2013.
  2. ^ Брайан Бейли, Грант Мартин и Эндрю Пизиали, Разработка и проверка ESL: рецепт методологии на уровне электронных систем. Морган Кауфманн /Эльзевир, 2007.
  3. ^ Адамов, Александр (2007). "Электронные модели системного уровня для функциональной проверки системы на кристалле". 2007 9-я Международная конференция - Опыт проектирования и применения САПР в микроэлектронике. САПР в микроэлектронике. С. 348–350. Дои:10.1109 / CADSM.2007.4297576.
  4. ^ Моретти, Гейб. «Дизайн и проверка нуждаются в более тесном взаимодействии». Chip Design Mag.
  5. ^ Перье, Винсент. «Взгляд изнутри дизайн уровня электронной системы (ESL)».
  6. ^ Стой, Уильям. «Использование VTOC для одновременной разработки больших SoC: практический пример» (PDF).
  7. ^ «Независимая проверка». Дизайн и проверка новой волны.
  8. ^ "Объяснение ESL". Национальные инструменты.

дальнейшее чтение

  • Элис С. Паркер; Йосеф Тират-Гефен; Сухрид А. Вадекар (2007). «Дизайн на системном уровне». В Вай-Кай Чен (ред.). Справочник СБИС (2-е изд.). CRC Press. ISBN  978-0-8493-4199-1. Глава 76.
  • Брайан Бейли; Грант Мартин (2010). Модели ESL и их применение: проектирование и проверка уровня электронных систем на практике. Springer. ISBN  978-1-4419-0964-0.
  • Фрэнк Рогин; Рольф Дрекслер (2010). Отладка на уровне электронной системы. Springer. ISBN  978-90-481-9254-0.
  • Лиминг Сю (2007). Демистификация методологии проектирования схем СБИС: концептуальная таксономия. Wiley-IEEE. ISBN  978-0-470-12742-1.