Туннельный полевой транзистор - Tunnel field-effect transistor

В туннельный полевой эффект Транзистор (TFET) - транзистор экспериментального типа. Несмотря на то, что его структура очень похожа на полевой транзистор металл-оксид-полупроводник (МОП-транзистор ), основной механизм переключения отличается, что делает это устройство перспективным кандидатом на маломощная электроника. TFET переключаются путем модуляции квантовое туннелирование через барьер вместо модуляции термоэлектронная эмиссия через барьер, как в традиционных полевых МОП-транзисторах. Из-за этого TFET не ограничены тепловым Хвост Максвелла – Больцмана носителей, что ограничивает ток стока MOSFET подпороговое колебание примерно до 60 мВ /десятилетие тока при комнатной температуре.

Исследования TFET можно проследить до Штутцера, который в 1952 году опубликовал первые исследования транзистора, содержащего основные элементы TFET. Штутцер также продемонстрировал поведение амбиполярного транзистора, которое является уникальной характеристикой TFET. Однако сообщенный контроль поверхностной проводимости не был связан с туннелированием.^[1] О первом TFET было сообщено в 1965 году.^[2] Йорг Аппенцеллер и его коллеги из IBM были первыми, кто продемонстрировал, что колебания тока ниже предела MOSFET 60 мВ на десятилетие возможны. В 2004 году они сообщили, что создали туннельный транзистор с каналом из углеродных нанотрубок и подпороговым размахом всего 40 мВ за десятилетие.^[3] Теоретическая работа показала, что значительная экономия энергии может быть получена при использовании низковольтных транзисторов TFET вместо MOSFET в логических схемах.^[4]

Зависимость тока стока от напряжения затвора для гипотетических устройств TFET и MOSFET. TFET может обеспечить более высокий ток стока при малых напряжениях.

В классических полевых МОП-транзисторах значение 60 мВ / декада является фундаментальным ограничением масштабирования мощности. Отношение между текущим и отключенным током (особенно подпороговая утечка - один из основных факторов потребления энергии) определяется соотношением между пороговым напряжением и подпороговой крутизной, например:

${\displaystyle n=60\,\,\mathrm {mV/decade} ;\,\,\,V_{\rm {th}}=300\,\,\mathrm {mV} \,\,\rightarrow \,\,I_{\rm {on}}/I_{\rm {off}}=V_{\rm {th}}/n=5\,\,\mathrm {decades} =100\,000}$

Скорость транзистора пропорциональна действующему току: чем выше текущий ток, тем быстрее транзистор сможет заряжать свою разветвленную (последовательную емкостную нагрузку). Таким образом, для заданной скорости транзистора и максимально допустимой подпороговой утечки подпороговая крутизна определяет определенное минимальное пороговое напряжение. Снижение порогового напряжения - важная часть идеи масштабирование постоянного поля. С 2003 года основные разработчики технологий практически застряли в масштабировании порогового напряжения и, следовательно, не могли масштабировать напряжение питания (которое по техническим причинам должно быть как минимум в 3 раза выше порогового напряжения для высокопроизводительных устройств). Как следствие, скорость процессора не развивалась так быстро, как до 2003 г. (см. Помимо CMOS ). Появление массового производства TFET-устройства с крутизной намного ниже 60 мВ / десятилетие позволит отрасли продолжить тенденции масштабирования с 1990-х годов, когда частота процессора удваивалась каждые 3 года.

Структура

Базовая структура TFET аналогична MOSFET, за исключением того, что выводы истока и стока TFET имеют легирование противоположных типов (см. Рисунок). Общая структура устройства TFET состоит из P-I-N (р-тип, внутренний, n-тип ) переход, в котором электростатический потенциал собственной области контролируется ворота Терминал.

Базовая боковая структура TFET.

Работа устройства

Устройство работает за счет смещения затвора, так что накопление электронов происходит во внутренней области для TFET n-типа. При достаточном смещении затвора межполосное туннелирование (BTBT) происходит, когда зона проводимости внутренней области совпадает с валентная полоса области P. Электроны из валентной зоны области p-типа туннелируют в зону проводимости собственной области, и ток может течь через устройство. По мере уменьшения смещения затвора полосы становятся смещенными, и ток больше не может течь.

Диаграмма энергетических зон для базовой боковой структуры TFET. Устройство включается, когда прикладывается достаточное напряжение затвора, так что электроны могут туннелировать из валентной зоны источника в зону проводимости канала.

Прототип устройства

Группа в IBM была первой, кто продемонстрировал, что колебания тока ниже предела MOSFET 60 мВ на десятилетие возможны. В 2004 году они сообщили о туннельном транзисторе с углеродная нанотрубка канал и подпороговое колебание всего 40 мВ за декаду.^[5]

К 2010 году многие TFET были изготовлены из различных материалов,^[4] но ни один из них еще не смог продемонстрировать крутой подпороговый наклон при управляющих токах, необходимых для обычных приложений. На IEDM '2016 группа из Лундского университета продемонстрировала вертикальный TFET с нанопроволокой InAs / GaAsSb / GaSb,^[6] который демонстрирует допороговую амплитуду 48 мВ / декаду, рабочий ток 10,6 мкА / мкм для тока покоя 1 нА / мкм при напряжении питания 0,3 В, демонстрируя потенциал превосходства Si MOSFET при напряжении питания ниже 0,3 В.

Теория и моделирование

Двойные ворота тонкий квантовая яма структуры TFET с квантовыми ямами были предложены для преодоления некоторых проблем, связанных с боковой структурой TFET, таких как требование сверхострых профилей легирования; однако такие устройства могут страдать от утечки затвора из-за больших вертикальных полей в структуре устройства.^[7]

Моделирование в 2013 году показало, что TFET, использующие InAs -GaSb при идеальных условиях может иметь подпороговое колебание 33 мВ / декаду.^[8]

Использование ван-дер-ваальсовых гетероструктур для ТФЭТ было предложено в 2016 году.^[9]

Смотрите также

• Карвер Мид

Рекомендации

1. О. М. Штутцер (1952). «Переходные поляисторы». 40 (11). Труды IRE 40: 1377–1381.
2. С. Р. Хофштейн; Дж. Варфилд (1965). «Триод с изолированным затвором и туннельным переходом». 12 (2). Транзакции IEEE на электронных устройствах: 66–76.
3. Аппенцеллер, Дж. (2004-01-01). «Межзонное туннелирование в полевых транзисторах на углеродных нанотрубках». Письма с физическими проверками. 93 (19): 196805. Дои:10.1103 / PhysRevLett.93.196805. PMID  15600865.
4. Seabaugh, A.C .; Чжан, К. (2010). "Низковольтные туннельные транзисторы для сверх КМОП логики". Труды IEEE. 98 (12): 2095–2110. Дои:10.1109 / JPROC.2010.2070470.
5. Сибо (сентябрь 2013 г.). «Туннельный транзистор». IEEE.
6. Memisevic, E .; Svensson, J .; Hellenbrand, M .; Lind, E .; Вернерссон, Л.-Э. (2016). «Вертикальный туннельный полевой транзистор InAs / GaAsSb / GaSb на Si с S = 48 мВ / декада и Ion = 10 мкА / мкм для Ioff = 1 нА / мкм при Vds = 0,3 В». IEEE International Electron Devices Meeting (IEDM), 2016 г.: 19.1.1–19.1.4. Дои:10.1109 / IEDM.2016.7838450.
7. Тегерани, Дж. Т .; Agarwal, S .; Яблонович, Э .; Hoyt, J. L .; Антониадис, Д. А. (2013). «Влияние энергии квантования и утечки затвора в двухслойных туннельных транзисторах». Письма об электронных устройствах IEEE. 34 (2): 298. Дои:10.1109 / LED.2012.2229458.
8. Устройство моделирования туннельного полевого транзистора (TFET). Хуан 2013
9. Цао, Цзян; Логотета, Деметрио; Озкая, Сибел; Биль, Бланка; Крести, Алессандро; Pala, Marco G .; Эссени, Дэвид (2016). «Эксплуатация и конструкция туннельных транзисторов Ван-дер-Ваальса: трехмерное квантовое исследование переноса». Транзакции IEEE на электронных устройствах. 63 (11): 4388–4394. Дои:10.1109 / TED.2016.2605144. ISSN  0018-9383.