Чип для исследования терафлопс - Teraflops Research Chip

Чип для исследования терафлопс

Общая информация
Запущен	2006
Разработано	Программа исследований Intel Tera-Scale Computing
Спектакль
Максимум. ЦПУ тактовая частота	5,67 ГГц
Ширина данных	38-битный
Архитектура и классификация
инструкции	96 бит VLIW
Физические характеристики
Транзисторы	100,000,000
Ядра	80
Розетки)	нестандартный 1248-контактный разъем LGA (343 сигнальных контакта)
История
Преемник	Ксеон Пхи

Исследовательский чип Intel Teraflops (под кодовым названием Полярная звезда) это исследование многоядерный процессор содержащий 80 ядра, используя сеть на кристалле архитектура, разработанная Intel с Тера-шкала Программа компьютерных исследований.^[1] Он был изготовлен с использованием 65 нм CMOS процесс с восемью слоями медное соединение и содержит 100 миллионов транзисторы на 275 мм² умереть.^[2][3][4] Его цель дизайна заключалась в демонстрации модульной архитектуры, способной поддерживать стабильную производительность 1,0. TFLOPS при рассеивании менее 100 Вт.^[3] Исследования проекта позже были включены в Ксеон Пхи. Техническим руководителем проекта был Шрирам Р. Вангал.^[4]

Процессор изначально был представлен на Форум разработчиков Intel 26 сентября 2006 г.^[5] и официально объявлено 11 февраля 2007 года.^[6] Рабочий чип был представлен на 2007 г. IEEE Международная конференция по твердотельным схемам, наряду с техническими характеристиками.^[2]

Архитектура

Чип состоит из 10х8 2D ячеистая сеть ядер и номинально работает на частоте 4 ГГц.^{[nb 1]} Каждое ядро, называемое плитка (3 мм²), содержит движок обработки и 5-портовый переключаемый червоточиной маршрутизатор (0,34 мм²) с мезохронный интерфейсы с пропускной способностью 80 ГБ / с и задержкой 1,25 нс на частоте 4 ГГц.^[2] Механизм обработки в каждой плитке содержит два независимых 9-ступенчатых трубопровод, одинарная точность с плавающей запятой блоки мультиплиаккумулятора (FPMAC), 3 КБ памяти одноцикловых инструкций и 2 КБ памяти данных.^[3] Каждый блок FPMAC способен выполнять 2 операции с плавающей запятой одинарной точности на цикл. Таким образом, каждая плитка имеет расчетную пиковую производительность 16 GFLOPS при стандартной конфигурации 4 ГГц. 96-битный очень длинное командное слово (VLIW) кодирует до восьми операций за цикл.^[3] Настраиваемый набор инструкций включает инструкции для отправки и приема пакетов в / из сети микросхемы, а также инструкции для сна и пробуждения конкретной плитки.^[4] Под каждой плиткой по 256 КБ SRAM модуль (кодовое название Фрейя) был 3D сложено, таким образом приближая память к процессору, чтобы увеличить общую пропускную способность памяти до 1 ТБ / с за счет более высокой стоимости, термической нагрузки и задержки, а также небольшой общей емкости в 20 МБ.^[7] Сеть Polaris продемонстрировала пропускную способность 1,6 Тбит / с на частоте 3,16 ГГц и 2,92 Тбит / с на частоте 5,67 ГГц.^[8]

Тайловая диаграмма Teraflops Research Chip.

Другие характерные особенности микросхемы Teraflops Research включают в себя детальное управление питанием с 21 независимой областью ожидания на плитке и динамический режим ожидания плитки, а также очень высокую энергоэффективность с теоретическим пиковым значением 27 Гфлопс / Вт при 0,6 В и фактическим 19,4 Гфлопс / Вт для трафарет на 0,75 В.^[4][9]

Типы инструкций и их задержка^[4]

Тип инструкции	Задержка (циклы)
FPMAC	9
ЗАГРУЗИТЬ / ХРАНИТЬ	2
ОТПРАВИТЬ / ПОЛУЧИТЬ	2
Прыжок / ветвь	1
STALL / WFD	?
СОН / ПРОБУЖДЕНИЕ	6

Производительность приложений Teraflops Research Chip^{[nb 2][4]}

Заявление	${displaystyle FLOP}$ считать	${displaystyle { ext{TFLOPS}}_{avg}}$	${displaystyle \%{ ext{TFLOPS}}_{peak}}$	Активные плитки
Трафарет	358 тыс.	1.00	73.3%	80
SGEMM: Умножение матриц	2,63 млн	0.51	37.5%	80
Таблица	64,2 тыс.	0.45	33.2%	80
2D БПФ	196 тыс.	0.02	2.73%	64

Экспериментальные результаты чипа Teraflops Research Chip^{[№ 3]}

${displaystyle V_{CC}}$	${displaystyle f_{max}}$[№ 4]	${displaystyle { ext{TFLOPS}}_{peak}}$[№ 5]	Мощность[№ 6]	${displaystyle T}$	Источник
0,60 В	1.0 ГГц	0,32 терафлопс	11 Вт	110 ° С	[2]
0,675 В	1.0 ГГц	0,32 терафлопс	15,6 Вт	80 ° С	[4]
0,70 В	1,5 ГГц	0,48 терафлопс	25 Вт	110 ° С	[2]
0,70 В	1,35 ГГц	0.43 TFLOPS	18 W	80 ° С	[4]
0,75 В	1,6 ГГц	0.51 TFLOPS	21 W	80 ° С	[4]
0,80 В	2,1 ГГц	0,67 терафлопс	42 Вт	110 ° С	[2]
0,80 В	2,0 ГГц	0.64 TFLOPS	26 Вт	80 ° С	[4]
0,85 В	2,4 ГГц	0.77 TFLOPS	32 W	80 ° С	[4]
0,90 В	2,6 ГГц	0,83 терафлопс	70 Вт	110 ° С	[2]
0,90 В	2,85 ГГц	0.91 TFLOPS	45 W	80 ° С	[4]
0,95 В	3,16 ГГц	1,0 терафлопс	62 Вт	80 ° С	[4]
1,00 В	3,13 ГГц	1,0 терафлопс	98 Вт	110 ° С	[2]
1,00 В	3,8 ГГц	1.22 TFLOPS	78 Вт	80 ° С	[4]
1,05 В	4,2 ГГц	1.34 TFLOPS	82 W	80 ° С	[4]
1,10 В	3,5 ГГц	1,12 терафлопс	135 Вт	110 ° С	[2]
1,10 В	4,5 ГГц	1.44 TFLOPS	105 W	80 ° С	[4]
1,15 В	4,8 ГГц	1.54 TFLOPS	128 W	80 ° С	[4]
1,20 В	4,0 ГГц	1,28 терафлопс	181 Вт	110 ° С	[2]
1,20 В	5,1 ГГц	1,63 терафлопс	152 Вт	80 ° С	[4]
1,25 В	5,3 ГГц	1.70 TFLOPS	165 W	80 ° С	[4]
1,30 В	4,4 ГГц	1,39 терафлопс	?	110 ° С	[2]
1,30 В	5.5 ГГц	1.76 TFLOPS	210 W	80 ° С	[4]
1,35 В	5,67 ГГц	1,81 терафлопс	230 Вт	80 ° С	[4]
1,40 В	4,8 ГГц	1,52 терафлопс	?	110 ° С	[2]

вопросы

Корпорация Intel стремилась помочь в разработке программного обеспечения для новой экзотической архитектуры, создав новую модель программирования, специально для чипа, называется Ct. Модель так и не получила того, на что надеялась Intel, и в конечном итоге была включена в Строительные блоки Intel Array, ныне несуществующая библиотека C ++.

Смотрите также

• Однокристальный облачный компьютер
• Ксеон Пхи

Примечания

1. Хотя позже Intel показала, что процессор работает на частоте 5,67 ГГц.
2. На 1,07 В и 4,27 ГГц.
3. Все измерения показывают производительность при всех активных 80 ядрах.
4. Значительно более высокие частоты при тех же напряжениях (по сравнению с первоначальным отчетом ISSCC) были достигнуты в 2008 году с использованием специального решения для охлаждения.
5. Значения, выделенные курсивом, экстраполированы ${displaystyle { ext{FLOPS}}_{peak}=f_{max}cdot 80{ ext{ tiles}}cdot 2{ frac { ext{FPMAC}}{ ext{tile}}}cdot 2{ frac { ext{FLOPS}}{{ ext{FPMAC}}cdot { ext{cycle}}}}}$, где максимальная частота была извлечена вручную из графиков и, таким образом, носит приблизительный характер.
6. Значения, выделенные курсивом, были вручную извлечены из графиков и поэтому являются приблизительными по своему характеру.

Рекомендации

1. Корпорация Intel. «Исследовательский чип Teraflops». В архиве из оригинала от 22 июля 2010 г.
2. Вангал, Шрирам; Ховард, Джейсон; Рул, Грегори; Дигхе, Саураб; Уилсон, Ховард; Чанц, Джеймс; Финан, Дэвид; Айер, Прия; Сингх, Арвинд; Джейкоб, Тиху; Джайн, Шайлендра (2007). "80-элементная сеть на кристалле 1,28TFLOPS в 65-нм CMOS". 2007 Международная конференция по твердотельным схемам IEEE. Сборник технических статей: 98–589. Дои:10.1109 / ISSCC.2007.373606.
3. Пэ Ли-Шиуань; Кеклер, Стивен В .; Вангал, Шрирам (2009), Кеклер, Стивен В .; Олукотун, Кунле; Хофсти, Х. Питер (ред.), «Внутристиповые сети для многоядерных систем», Многоядерные процессоры и системы, Springer US, стр. 35–71, Дои:10.1007/978-1-4419-0263-4_2, ISBN  978-1-4419-0262-7, получено 2020-05-14
4. Vangal, S.R .; Howard, J .; Ruhl, G .; Dighe, S .; Wilson, H .; Tschanz, J .; Финан, Д .; Сингх, А .; Джейкоб, Т .; Jain, S .; Эррагунтла, В. (2008). "80-элементный процессор TeraFLOPS мощностью менее 100 Вт в 65-нм CMOS". Журнал IEEE по твердотельным схемам. 43 (1): 29–41. Дои:10.1109 / JSSC.2007.910957. ISSN  0018-9200.
5. «Intel разрабатывает исследовательские чипы Tera-Scale». Выпуск новостей Intel. 2006.
6. Корпорация Intel (11 февраля 2007 г.). "Эра Tera продвижений Intel Research'". Пресс-центр Intel. В архиве из оригинала от 13 апреля 2009 г.
7. Баутиста, Джерри (2008). «Проблемы тера-масштабных вычислений и межсоединений - соображения по 3D-стекам». 2008 IEEE Hot Chips 20 симпозиум (HCS). Стэнфорд, Калифорния, США: IEEE: 1–34. Дои:10.1109 / HOTCHIPS.2008.7476514. ISBN  978-1-4673-8871-9.
8. Исследовательский чип Intel Teraflops Research (PDF). Корпорация Intel. 2007. В архиве (PDF) с оригинала 18 февраля 2020 г.
9. Fossum, Tryggve (2007). High End MPSOC - персональный суперкомпьютер (PDF). Конференция MPSoC 2007. стр. 6.