SuperSPARC - SuperSPARC

SuperSPARC
KL TI SuperSPARC.jpg
Микропроцессор SuperSPARC
Общая информация
Запущен1992
Снято с производства1995
РазработаноSun Microsystems
Спектакль
Максимум. ЦПУ тактовая частотаОт 33 МГц до 90 МГц
Архитектура и классификация
Набор инструкцийSPARC V8
Физические характеристики
Ядра
  • 1

В SuperSPARC это микропроцессор который реализует SPARC V8 архитектура набора команд (ISA) разработано Sun Microsystems. Версии 33 и 40 МГц были представлены в 1992 году. SuperSPARC содержал 3,1 миллиона транзисторов. Это было сфабриковано Инструменты Техаса (TI) в Михо, Япония, из тройного металла толщиной 0,8 микрометра[1] BiCMOS процесс.[2]

Существовали две производные от SuperSPARC: SuperSPARC + и SuperSPARC-II. SuperSPARC + был разработан для исправления некоторых недостатков конструкции, которые ограничивали тактовую частоту SuperSPARC и, следовательно, производительность. SuperSPARC-II, представленный в 1994 году, был серьезной переработкой с улучшениями, которые позволили микропроцессору достичь 85 МГц в настольных системах и 90 МГц в SPARCserver-1000E с более сильным охлаждением.

SuperSPARC-II был заменен в 1995 году 64-битным UltraSPARC, реализация 64-битный SPARC V9 ЭТО.


Модели

SuperSPARC (Викинг)

    • SM20: 1 ЦП, без кэша L2, 33 МГц, шина: 33 МГц
    • SM21: 1 ЦП, 1 МБ кэш-памяти L2, 33 МГц, шина: 33 МГц (работает только в ранних системах SPARCserver-2000)
    • SM30: 1 ЦП, без кэша L2, 36 МГц, шина: 36 МГц
    • SM40: 1 ЦП, без кэша L2, 40 МГц, шина: 40 МГц
    • SM41: 1 ЦП, 1 МБ кэш-памяти L2, 40,3 МГц, шина: 40 МГц
    • SM50: 1 ЦП, без кэша L2, 50 МГц, шина: 50 МГц
    • SM51: 1 ЦП, 1 МБ кэш-памяти L2, 50 МГц, шина: 40 МГц
    • SM51-2: 1 ЦП, 2 МБ кэш-памяти второго уровня, 50 МГц, шина: 40 МГц
    • SM52: 2 ЦП, 1 МБ кэш-памяти L2, 45 МГц, шина: 40 МГц
    • SM52X: 2 ЦП, 1 МБ кэш-памяти второго уровня, 50 МГц, шина: 40 МГц
    • SM61: 1 ЦП, 1 МБ кэш-памяти L2, 60 МГц, шина: 50/55 МГц
    • SM61-2: 1 ЦП, 2 МБ кэш-памяти второго уровня, 60 МГц, шина: 50/55 МГц

SuperSPARC II (Вояджер)

    • SM71: 1 ЦП, 1 МБ кэш-памяти L2, 75 МГц, шина: 50 МГц
    • SM81: 1 ЦП, 1 МБ кэш-памяти L2, 85 МГц, шина: 50 МГц
    • SM81-2: 1 ЦП, 2 МБ кэш-памяти второго уровня, 85 МГц, шина: 50/55 МГц
    • SM91-2: 1 ЦП, 2 МБ кэш-памяти второго уровня, 90 МГц, шина: 50 МГц


  • Die фотографии

  • TI SuperSPARC I

  • Солнце SuperSPARC II

Рекомендации

  1. ^ Информация о микропроцессоре SuperSPARC
  2. ^ Особенности тестируемости микропроцессора SuperSPARC. Вс 1993
  • «TI SuperSPARC для Sun Station 3 в производстве». (11 мая 1992 г.). Электронные новости.
  • ДеТар, Джим (10 октября 1994). «Sun устанавливает SuperSPARC-II как мост UltraSPARC V9». Электронные новости.