Структурированная платформа ASIC - Structured ASIC platform
 | Эта статья включает в себя список общих Рекомендации, но он остается в основном непроверенным, потому что ему не хватает соответствующих встроенные цитаты. (Июль 2013) (Узнайте, как и когда удалить этот шаблон сообщения) |
| Эта статья включает Список ссылок, связанное чтение или внешняя ссылка, но его источники остаются неясными, потому что в нем отсутствует встроенные цитаты. (Июль 2013) (Узнайте, как и когда удалить этот шаблон сообщения) |
Структурированный ASIC это промежуточная технология между ASIC и FPGA, предлагая высокую производительность, характерную для ASIC, и низкую NRE Стоимость, характеристика FPGA. Использование структурированных ASIC позволяет быстро выводить продукты на рынок, иметь более низкую стоимость и легко разрабатывать.
В ПЛИС межсоединения и логические блоки программируются после изготовления, что обеспечивает высокую гибкость проектирования и простоту отладки при прототипировании. Однако возможности ПЛИС по реализации больших схем ограничены как по размеру, так и по скорости из-за сложности программируемой маршрутизации. , и значительное пространство занято элементами программирования, например SRAM, мультиплексоры. С другой стороны, процесс проектирования ASIC стоит дорого. Для каждой разной конструкции требуется совершенно другой набор масок. Структурированная ASIC представляет собой решение между этими двумя. Она имеет в основном ту же структуру, что и FPGA, но является маской. программируемый, а не программируемый на месте, путем конфигурирования одного или нескольких переходных слоев между металлическими слоями. Каждый бит конфигурации SRAM может быть заменен выбором, помещать переходное отверстие или нет между металлическими контактами.
Ряд коммерческих поставщиков представили структурированные продукты ASIC. Они имеют широкий диапазон конфигурируемости, от одинарного сквозного слоя до 6-ти металлических и 6-ти сквозных слоев. Hardcopy-II от Altera и Nextreme от eASIC являются примерами коммерческих структурированных ASIC.
Смотрите также
- Массив ворот
- Альтера Корпорация - "Структурированные ASIC HardCopy II"
- легкий Корп. - "Структурированный ASIC Nextreme"
Рекомендации
- Чун Хок Хо и др. - "FPGA с плавающей запятой: архитектура и моделирование"
- Чун Хок Хо и др. - "ДОМЕННО-СПЕЦИФИЧЕСКАЯ ГИБРИДНАЯ ПЛИС: АРХИТЕКТУРА И ПРИЛОЖЕНИЯ ПЛАВАЮЩЕЙ ТОЧКИ"
- Стив Уилтон и др. - "Синтезируемая встроенная матрица FPGA, ориентированная на данные"
- Стив Уилтон и др. - "Синтезируемая встраиваемая матрица FPGA, ориентированная на Datapath, для приложений кремниевой отладки"
- Энди Йе и Джонатан Роуз - "Использование шинных соединений для повышения плотности программируемой вентильной матрицы для реализации схем Datapath"
- Ян Куон, Аарон Эджер и Джонатан Роуз - "Проектирование, компоновка и проверка ПЛИС с использованием автоматизированных средств"
- Ян Куон, Рассел Тессье и Джонатан Роуз - "Архитектура ПЛИС: обзор и проблемы"
- Ян Куон и Джонатан Роуз - "Измерение разрыва между FPGA и ASIC"
- Стефан Бадель и Элизабет Дж. Брауэр - "Реализация структурированной матрицы ASIC с использованием программируемых дифференциальных ячеек MCML"
- Кануприя Гулати, Нихил Джаякумар и Сунил П. Хатри - "Структурированный подход к проектированию ASIC с использованием транзисторной логики"
- Хи Конг Фун, Мэтью Яп и Чуан Хе Чай - "Архитектура с высокой степенью совместимости для оптимального перехода с ПЛИС на структурированную ASIC"
- Яджун Ран и Малгожата Марек-Садовска - "Проектирование настраиваемых логических блоков для обычной фабрики"
- Р. Рид Тейлор и Герман Шрнит - "Создание структурированной ASIC с поддержкой энергопотребления"
- Дженнифер Л. Вонг, Фариназ Куршанфар и Миодраг Потконьяк - "Гибкая ASIC: общее маскирование для нескольких медиапроцессоров"
Внешняя ссылка: eda.ee.ucla.edu/EE201A-04Spring/ASICslides.ppt