Оптимизация мощности (EDA) - Power optimization (EDA)

Оптимизация мощности представляет собой использование средств автоматизации проектирования электроники для оптимизации (снижения) энергопотребления цифровой конструкции, например, интегральной схемы, при сохранении функциональности.

Введение и история

Возрастающая скорость и сложность современных конструкций подразумевает значительное увеличение энергопотребления очень крупномасштабная интеграция (СБИС) чипсы. Чтобы решить эту проблему, исследователи разработали множество различных методов проектирования для снижения мощности. Сложность современных ИС, состоящих из более чем 100 миллионов транзисторов, работающих на частоте более 1 ГГц, означает, что ручная оптимизация мощности будет безнадежно медленной и с большой вероятностью будет содержать ошибки. Инструменты и методики компьютерного проектирования (САПР) являются обязательными.

Одна из ключевых особенностей, которые привели к успеху комплементарного металлооксидного полупроводника, или CMOS Технология была присуща низкому энергопотреблению. Это означало, что разработчики схем и инструменты автоматизации проектирования электроники (EDA) могли позволить себе сосредоточиться на максимальном увеличении производительности схемы и минимизации площади схемы. Еще одна интересная особенность технологии CMOS - это ее хорошие свойства масштабирования, которые позволили неуклонно уменьшать размер элемента (см. Закон Мура ), что позволяет создавать все более сложные системы на одном кристалле, работающие на более высоких тактовых частотах. Проблемы энергопотребления стали играть роль с появлением первых портативных электронных систем в конце 1980-х годов. На этом рынке срок службы батареи является решающим фактором коммерческого успеха продукта. Другой факт, который стал очевиден примерно в то же время, заключался в том, что увеличивающаяся интеграция большего количества активных элементов на площадь кристалла приведет к недопустимо большому потреблению энергии интегральной схемой. Высокий абсолютный уровень мощности не только нежелателен по экономическим и экологическим причинам, но также создает проблему рассеивания тепла. Чтобы устройство работало на приемлемом уровне температуры, чрезмерное нагревание может потребовать дорогостоящих систем отвода тепла.

Эти факторы способствовали повышению мощности как основного параметра конструкции наравне с производительностью и размером кристалла. Фактически, потребление энергии считается ограничивающим фактором в продолжающемся масштабировании технологии CMOS. Чтобы ответить на этот вызов, в последнее десятилетие или около того были проведены интенсивные исследования по разработке инструментов автоматизированного проектирования (CAD), которые решают проблему оптимизации энергопотребления. Первоначальные усилия были направлены на создание схем и инструментов логического уровня, поскольку на этом уровне инструменты САПР были более зрелыми и позволяли лучше справляться с проблемами. Сегодня большая часть исследований инструментов САПР нацелена на оптимизацию на системном или архитектурном уровне, что потенциально может иметь более высокий общий эффект, учитывая широту их применения.

Вместе с инструментами оптимизации требуются эффективные методы оценки мощности, как в качестве абсолютного индикатора того, что потребление цепи соответствует некоторому целевому значению, так и в качестве относительного индикатора достоинств мощности различных альтернатив во время исследования пространства для проектирования.

Анализ мощности КМОП схем

Энергопотребление цифровых КМОП-схем обычно рассматривается с точки зрения трех компонентов:

  • В динамическая мощность компонент, связанный с зарядкой и разрядкой емкости нагрузки на выходе затвора.
  • В мощность короткого замыкания компонент. Во время перехода выходной линии (затвора КМОП) с одного уровня напряжения на другой существует период времени, когда и транзисторы PMOS и NMOS включены, тем самым создавая путь от VDD К земле, приземляться.
  • В статическая мощность компонент, из-за утечки, который присутствует, даже когда цепь не переключается. Это, в свою очередь, состоит из двух компонентов: от ворот к источнику утечки, который является утечкой непосредственно через изолятор затвора, в основном туннелированием, и исток-дренажная утечка объясняется как туннельной, так и подпороговой проводимостью. Вклад статической составляющей мощности в общее число мощностей очень быстро растет в нынешнюю эпоху Глубокий субмикрометровый (DSM) дизайн.

Мощность можно оценить на нескольких уровнях детализации. Более высокие уровни абстракции быстрее и обрабатывают более крупные схемы, но менее точны. К основным уровням относятся:

  • Оценка мощности на уровне цепи с использованием имитатора цепи, такого как СПЕЦИЯ
  • Статическая оценка мощности не использует входные векторы, но может использовать входную статистику. Аналогично статический временной анализ.
  • Оценка мощности на логическом уровне, часто связанная с логическое моделирование.
  • Анализ на уровне регистр-передача. Быстрый и мощный, но не такой точный.

Оптимизация мощности на уровне схемы

Рендеринг небольшого стандартная ячейка взято из более крупной конструкции, показывающей эффекты нагрева, напрямую связанные с потреблением энергии.

Для снижения энергопотребления на уровне схемы используется множество различных методов. Вот некоторые из основных:

  • Размер транзистора: настройка размера каждого затвора или транзистора для минимальной мощности.
  • Масштабирование напряжения: более низкие напряжения питания потребляют меньше энергии, но работают медленнее.
  • Островки напряжения: разные блоки могут работать при разном напряжении, что позволяет экономить электроэнергию. Эта практика проектирования может потребовать использования переключателей уровня, когда два блока с разными напряжениями питания взаимодействуют друг с другом.
  • Переменная VDD: Напряжение для отдельного блока может изменяться во время работы - высокое напряжение (и большая мощность), когда блоку нужно работать быстро, низкое напряжение, когда допустима медленная работа.
  • Несколько пороговые напряжения: Современные процессы позволяют создавать транзисторы с разными порогами. Энергопотребление можно сэкономить, используя комбинацию КМОП-транзисторов с двумя или более разными пороговыми напряжениями. В простейшей форме доступны два разных порога, обычно называемые High-Vt и Low-Vt, где Vt означает пороговое напряжение. Транзисторы с высоким порогом медленнее, но меньше утечки и могут использоваться в некритичных схемах.
  • Стробирование мощности: В этой технике используется высокий Vt. транзисторы сна которые отключают блок схемы, когда блок не переключается. Размер транзистора спящего режима является важным параметром конструкции. Этот метод, также известный как MTCMOS, или многопороговая CMOS, снижает мощность в режиме ожидания или утечку, а также позволяет Iddq тестирование.
  • Транзисторы с длинным каналом: транзисторы, длина которых превышает минимальную, утечка меньше, но они больше и медленнее.
  • Состояния штабелирования и парковки: логические ворота могут протекать по-разному во время логически эквивалентный входные состояния (скажем, 10 на логическом элементе И-НЕ, а не 01). В определенных состояниях конечные автоматы могут иметь меньшую утечку.
  • Стили логики: например, динамическая и статическая логика имеют разные компромиссы между скоростью и мощностью.

Логический синтез для малой мощности

Логический синтез также можно оптимизировать многими способами, чтобы контролировать энергопотребление. Подробное описание следующих шагов может существенно повлиять на оптимизацию энергопотребления:

Поддержка Power Aware EDA

Существуют форматы файлов, которые можно использовать для записи файлов дизайна, определяющих намерение Power и реализацию дизайна. Информация в этих файлах позволяет инструментам EDA автоматически вставлять функции управления питанием и проверять, соответствует ли результат цели. В IEEE DASC предоставляет основу для развития этого формата в виде IEEE P1801 рабочая группа. В течение 2006 г. и первых двух месяцев 2007 г. Единый формат мощности и Общий формат мощности были разработаны для поддержки различных инструментов. В IEEE P1801 Рабочие группы работают с целью обеспечения сближения этих двух стандартов.

Несколько инструментов EDA были разработаны для поддержки оценки мощности архитектурного уровня, включая McPAT,[1] Ватч,[2] и Simplepower.[3]

Смотрите также

Рекомендации

  1. ^ https://www.hpl.hp.com/research/mcpat/
  2. ^ http://www.eecs.harvard.edu/~dbrooks/wattch-form.html
  3. ^ http://www.cse.psu.edu/research/mdl/software/simpower/simpower/?searchterm=simplepower
  • Справочник по автоматизации проектирования электроники для интегральных схем, Лаваньо, Мартин и Шеффер, ISBN  0-8493-3096-3 Обзор поля, из которого было получено приведенное выше резюме, с разрешения.
  • Ян М. Рабай, Ананта Чандракасан и Боривое Николич, Цифровые интегральные схемы, 2-е издание[1], ISBN  0-13-090996-3, Издатель: Prentice Hall

Дополнительная литература / Внешние ссылки