Линг Гадюка - Ling adder

В электронике сумматор представляет собой комбинаторный или последовательный логический элемент, который вычисляет n-битную сумму двух чисел. Семья Линг сумматоры является особенно быстрым сумматором, разработан с использованием уравнений Х. Линга и обычно реализуется в BiCMOS. Самуэль Наффцигер из Hewlett Packard представили инновационный 64-битный сумматор в 0,5 мкм CMOS на основе уравнений Линга при ISSCC 1996. Задержка сумматора Наффцигера была меньше 1 наносекунда, или 7 FO4. См. Статью Наффцингера ниже для более подробной информации.

внешние ссылки

1. Х. Линг "Высокоскоростной двоичный параллельный сумматор ", IEEE Transactions on Electronic Computers, EC-15, p. 799-809, October 1966.
2. Х. Линг "Высокоскоростной двоичный сумматор ", IBM J. Res. Dev., Том 25, стр. 156-66, 1981.
3. Р. В. Доран "Варианты улучшенного сумматора Carry Look-Ahead ", IEEE Transactions on Computers, Vol.37, No. 9, September 1988.
4. Н. Т. Квач, М. Дж. Флинн "Высокоскоростное сложение в CMOS ", IEEE Transactions on Computers, Vol.41, No. 12, December 1992.
5. С. Наффцигер "Субнаносекундный сумматор 0,5 мкм 64b ", Сборник технических документов, Международная конференция по твердотельным схемам IEEE 1996 г., Сан-Франциско, 8-10 февраля 1996 г., стр. 362–363.
6. С. Наффцигер "Высокоскоростное сложение с использованием уравнений Линга и динамической логики КМОП ", Патент США № 5719803, выдан: 17 февраля 1998 г.