LVCMOS - LVCMOS

Комплементарный металлооксидный полупроводник низкого напряжения (LVCMOS) - низковольтный класс CMOS цифровые технологии интегральные схемы.

Обзор

Чтобы получить лучшую производительность и снизить затраты, производители полупроводников уменьшают геометрию устройств интегральных схем. При каждом понижении необходимо также снижать соответствующее рабочее напряжение, чтобы поддерживать те же основные рабочие характеристики транзисторов. По мере развития полупроводниковой технологии стандарты напряжения питания LVCMOS и интерфейсов для снижения напряжения были определены Объединенный совет по проектированию электронных устройств (JEDEC ) для цифровых логических уровней ниже 5 вольт.

Логика
Вольт		Толерантность
Вольт		Толерантность
Процентов		Рекомендации
и примечания
5,0 В+/- 0,5 В+/-10.0%TTL логика, а не LVCMOS
3,3 В+/- 0,3 В+/-9.09%[1]
2,5 В+/- 0,2 В+/-8.00%[2][3]
1,8 В+/- 0,15 В+/-8.33%[4][5]
1,5 В+/- 0,1 В+/-8.33%[6][7]
1,2 В+/- 0,1 В+/-8.33%[8][9]
1,0 В+/- 0,1 В+/-8.33%[10]
0,9 В+/- 0,045 В+/-5.00%
0,8 В+/- 0,04 В+/-5.00%
0,7 В+/- 0,05 В+/-7.14%

Рекомендации

  1. ^ «Стандарт JEDEC JESD8C.01 - Стандарт интерфейса для напряжения питания 3,3 В (нормальный диапазон) для цифровых интегральных схем без оконечной нагрузки» (PDF). JEDEC. Сентябрь 2007 г.. Получено 5 марта, 2019.
  2. ^ «Стандарт JEDEC JESD8-5A.01 - Стандарт интерфейса для напряжения питания 2,5 В (нормальный диапазон) для цифровых интегральных схем без оконечной нагрузки» (PDF). JEDEC. Сентябрь 2007 г.. Получено 5 марта, 2019.
  3. ^ «Стандарт JEDEC JESD80 - Стандарт для описания логических устройств 2,5 В CMOS» (PDF). JEDEC. Ноябрь 1999. Получено 5 марта, 2019.
  4. ^ «Стандарт JEDEC JESD8-7A - Стандарт интерфейса для напряжения питания 1,8 В (нормальный диапазон) для цифровых интегральных схем без оконечной нагрузки» (PDF). JEDEC. Сентябрь 2007 г.. Получено 5 марта, 2019.
  5. ^ «Стандарт JEDEC JESD76 - Стандарт для описания логических устройств CMOS 1,8 В» (PDF). JEDEC. Апрель 2000 г.. Получено 5 марта, 2019.
  6. ^ «Стандарт JEDEC JESD8-11A.01 - Стандарт интерфейса для напряжения питания 1,5 В (нормальный диапазон) для цифровых интегральных схем без оконечной нагрузки» (PDF). JEDEC. Сентябрь 2007 г.. Получено 5 марта, 2019.
  7. ^ «Стандарт JEDEC JESD76-3 - Стандарт для описания логических устройств 1,5 В CMOS» (PDF). JEDEC. Август 2001 г.. Получено 5 марта, 2019.
  8. ^ «Стандарт JEDEC JESD8-12A.01 - Стандарт интерфейса для напряжения источника питания 1,2 В (нормальный диапазон) для цифровых интегральных схем без оконечной нагрузки» (PDF). JEDEC. Сентябрь 2007 г.. Получено 5 марта, 2019.
  9. ^ «Стандарт JEDEC JESD76-2 - Стандарт для описания логических устройств 1,2 В CMOS» (PDF). JEDEC. Июнь 2001 г.. Получено 5 марта, 2019.
  10. ^ «Стандарт JEDEC JESD8-14A.01 - Стандарт интерфейса для напряжения источника питания 1,0 В (нормальный диапазон) для цифровых интегральных схем без оконечной нагрузки» (PDF). JEDEC. Сентябрь 2007 г.. Получено 5 марта, 2019.