Чип-пакет - Chip-scale package

Верх и низ упаковки WL-CSP, расположенные на лицевой стороне Пенни США. В правом верхнем углу SOT23 Пакет показан для сравнения.

А пакет чипов или пакет в масштабе чипа (CSP) является разновидностью Интегральная схема пакет.[1]

Первоначально CSP было аббревиатурой от упаковка размером с чип. Поскольку только несколько корпусов имеют размер микросхемы, значение аббревиатуры было адаптировано к упаковка в виде чипов. Согласно с МПК стандарт J-STD-012, Внедрение технологии Flip Chip и Chip Scale, чтобы считаться шкалой для чипов, упаковка должна иметь площадь, не превышающую 1,2-кратную площадь умри и это должен быть однокристальный корпус, предназначенный для прямого поверхностного монтажа. Еще один критерий, который часто применяется для квалификации этих упаковок как CSP, заключается в том, что их шаг шара должен быть не более 1 мм.

Концепция была впервые предложена Дзюнъити Касаи из Fujitsu и генерал Мураками из Кабель Hitachi в 1993 году. Однако первая демонстрация концепции произошла от Mitsubishi Electric.[2]

Матрица может быть установлена ​​на посредник на которых формируются подушечки или шарики, например перевернуть чип массив сетки мячей (BGA), электроды могут быть выгравированы или напечатаны непосредственно на кремниевая пластина, в результате чего корпус очень близок к размеру кремниевого кристалла: такой корпус называется упаковка на уровне пластины (WLP) или пакет масштабирования чипа на уровне пластины (WL-CSP). WL-CSP разрабатывался с 1990-х годов, и несколько компаний начали массовое производство в начале 2000 года, например Передовая полупроводниковая техника (ASE).[3][4]

Типы

Пакеты чипов можно разделить на следующие группы:

  1. Настраиваемый CSP на основе кадра (LFCSP)
  2. Гибкая подложка на основе CSP
  3. Флип-чип CSP (FCCSP)
  4. CSP на основе жесткого субстрата
  5. CSP перераспределения на уровне подложек (WL-CSP)

использованная литература

  1. ^ «Понимание технологий Flip-Chip и Chip-Scale Package и их приложений». Примечание по применению 4002. Максим Интегрированные Продукты. 18 апреля 2007 г.. Получено 17 января, 2018.
  2. ^ Puttlitz, Karl J .; Тотта, Пол А. (6 декабря 2012 г.). Справочник по подключению зональных массивов. Springer Science + Business Media. п. 702. ISBN  978-1-4615-1389-6.
  3. ^ Прайор, Брэндон (22 января 2001 г.). "Появление вафельных чешуек". EDN. Получено 31 марта, 2016.
  4. ^ «ASE Ramps Wafer Level CSP Production». EDN. 12 октября 2001 г.. Получено 31 марта, 2016.

внешние ссылки